# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Synchronizing signal detector for multi-beam optical disk unit. Patent Number: ☐ EP0433082 Publication date: 1991-06-19 Inventor(s): NAGAI SATOSHI (JP) Applicant(s): ASACA CORP (JP) Requested Patent: ☐ <u>JP3185684</u> Application EP19900313648 19901214 Priority Number(s): JP19890324408 19891214 IPC Classification: G11B7/00; G11B27/00; G11B27/10 EC Classification: G11B27/19, G11B27/24, G11B7/007S, G11B27/10A1, Equivalents: Cited patent(s): EP0322782; US4866691 **Abstract** 

There is disclosed a synchronizing signal detector for a multi-beam optical disk unit, in which a pre-synchronizing signal is used to provide redundancy in the detection of a first block synchronizing signal at the beginning of a sector of the multi-beam optical disk unit, thereby ensuring the detection of the first block synchronizing signal for each sector which is liable to become unstable as compared with the detection of block synchronizing signals of second, third, ... blocks. Once the first block synchronizing signal of each sector is detected, the block synchronizing signals, of the subsequent second, third, ... blocks can be detected without fail through utilization of a flywheel signal generator.

Data supplied from the esp@cenet database - I2

## ⑩日本国特許庁(JP)

10 特許出願公開

# ⑫ 公 開 特 許 公 報 (A) 平3-185684

(9) Int. CI. 5 G 11 B 20/14 7/14 11/10 20/12 識別記号 庁内整理番号 3 5 1 Z 8322-5D 8947-5D

❸公開 平成3年(1991)8月13日

9075-5D 9074-5D

審査請求 未請求 請求項の数 1 (全8頁)

会発明の名称

マルチピーム光デイスク装置の同期信号検出回路

②特 願 平1-324408

Z

②出 願 平1(1989)12月14日

⑩発 明 者 永 井

聡 東京都新宿区西新宿 2-4-1 株式会社アサカ内

⑪出 願 人 株式会社アサカ

東京都新宿区西新宿2-4-1

四代 理 人 弁理士 大 塚 学 外1名

明 細 書

1. 発明の名称

マルチピーム光ディスク装置の 同期信号検出回路

#### 2. 特許請求の範囲

(1) 光へッドからの光ピームによる再生問期信号とpピットの基準同期信号との一致を検知するためのp個のエクスクルーシブ・ノア回路と、 
抜 P 個のエクスクルーシブ・ノア回路からの 
P 個の出力を計数するカウンタと、

光へッドからのn個の光ピームのうち少なく ともm個(O < m ≤ n)の光ピームについて該 カウンタが前記基準同期信号と全ピットが一致 する全ピット一致同期信号を検知したとき該全 ピット一致同期信号を起点とする任意の幅 b ピ ットのウィンドウパルスを作るウィンドウパル ス作成手段と、

前記n個の光ピームからのそれぞれの再生同

期信号においてqビット(0 <q <p)以上が前記基準同期信号と合致することを前記カウンタが検知したときに発生する同期信号をcビット(c≈b/2)遅延させる遅延回路と、該遅延回路の出力と前記ウィンドウバルスとの論理積をとるアンド回路とを備え、該アンド回路の出力をそれぞれの光ビームにおける正規の同期信号とするように構成されたマルチビーム光ディスク装置の同期信号検出回路。

#### 3. 発明の詳細な説明

(1) 発明の属する技術分野

本発明は、光ディスク装置の同期信号検出回路に関するものである。

(2) 従来の技術とその問題点

第1図は光磁気ディスク駆動装置の1例についての基本的構成を示すものであり、1は光磁気ディスク、2は光ヘッド、3はスライダ、4はスライダ用アクチュエータ、5は消去・記録磁界用電磁石、6はスピンドルモータである。

光磁気ディスク1は記録エリアがいくつがのセクタに分けられており、第2図に示す例では6個のセクタに分割されている。

再生時には、目標のセクタをセクタ・アドレスを用いて探し、ユーザ記録領域のプリアンブルで ピット同期をとり、次にデータ中に挿入されてい るプロック同期信号によって順次データを読出す。

- 夕信号を同期信号と誤認することもあった。

#### (3) 発明の目的

本発明の目的は、光ディスク装置、特に半導体レーザアレイを光ヘッドに使用したマルチピーム光ディスク装置において再生信号中の同期信号の検出失敗による欠落を防止し、また擬似信号をプロック同期信号として誤って検出するのを防止することのできるマルチピーム光ディスク装置の同期信号検出回路を提供することにある。

#### (4) 発明の構成

この目的達成のために、本発明のマルチピーム 光ディスク装置の同期信号検出回路は、光ヘッド からの光ピームによる再生同期信号とp ピットの 基準同期信号との一致を検知するための p 個のエ クスクルーシブ・ノア回路と、

該P個のエクスクルーシブ・ノア回路からのP 個の出力を計数するカウンタと、

該カウンタが前記基準同期信号と全ピットが一致する全ピット一致同期信号を検知したとき該全 ピットー致同期信号を起点とする任意の幅とピッ 光ヘッドに複数の光ピームを用い、例えば4本の光ピームにより合計4本のトラックで同時並列に記録し再生することにより、データ転送速度を大きくすることができる。

この場合、各トラックから再生される信号間の 周期を積密にとる必要があるが、マルチピームの レーザアレイを使用することにより複雑な制御機 能を必要としなくなった。しかしマルチピームレ ーザアレイを用いる場合であっても、ディスクの 回転むら、ディスクの偏心などによる同期信号間 の時間的変動がある。また光ヘッドに使用されて いるレーザアレイの製造時の「ぱらつき」やディ スク駆動装置ごとのヘッド取付角度の差によるへ ッドごとのビーム間隔に差がある。さらに、ディ スク内周部のトラックからの再生時と、外周部の トラックからの再生時とではピーム間隔に違いが ある。また同期信号の全ピットが完全に再生され ずに一郎欠落することもあり、また各トラックか らの再生信号中に含まれる同期信号の位相も不正 確なことがあり、さらに同期信号に紛らわしいデ

トのウィンドウバルスを作るウィンドウバルス作成手段と、前記n個の光ピームからのそれぞれの再生同期信号においてqピット(0 < q < p)とを前記基準同期信号と合致する同期信号をとうが検知したときに発生する同期信号を、該理をというというとの出力とで構え、該アンド回路の出すとを構え、該アンド回路の出るとするように構成されている。

#### (実施例)

4ビームの半導体レーザアレイを光へッドに用い、同期並列に記録した4本のトラックから同期 並列に再生するマルチビーム光ディスク装置に対 する本発明の実施例について示す。

4本のトラックから再生する4つのチャネルの 同期信号の検出は各チャネルとも全く同一である ので、一つのチャネルにおいての同期信号の検出 について説明する。

光磁気ディスク!は、その記録エリアが第2図

に示すように、放射状に6つのセクタ7に分けら、 れている。それぞれのしセクタについて記録フォ ーマットは、第4図に示すように、ブリフォーマ ット、ギャップ、ユーザ記録領域から成っている。 ユーザ記録領域は、プリアンブル、前電同期信号 に続いて104プロックのデーク記録領域があり、 各プロックでは24ビットのブロック同期信号が先 行している。本発明の実施例では前置同期信号を、 各セクタの最初のプロック同期信号の直前に位置 して設け、各セクタのユーザ紀録領域の始まりを 検知する。前置同期信号が検知されず、セクタの 最初でプロック同期信号が検出された場合には、 その同期信号をセクタの最初のプロック同期信号 (以下、第1ブロック同期信号という) とみなす。 前置同期信号が検出されて第1プロック同期信号 が検出されない場合、前置同期信号を第1ブロッ ク同期信号とみなす。要するに前置同期信号は、 セクタの始めの第1のプロック同期信号の検出に 冗長度を与えるものであり、他の第2プロック。 第3プロック…のプロック周期信号の検出に比べ

ると不安定になりかちなセクタ毎の最初のプロック同期信号の検出を、より確実にするためのものである。各セクタの第1プロック同期信号が検出されれば、後続の第2プロック、第3ブロック…のプロック同期信号は後述のフライホイール信号発生回路などをも利用して、ほぼ確実に検出することができる。

第5 図は、本発明による同期信号を説明による同名を説明による。13 はの各チャクの図でで、13 はの名のである。13 はのでは、第4 図のでは、第4 図のでは、第4 図のである。13 では、第4 図のである。第5 ののである。第5 のの内には、第5 の内によりには、第5 の内によりによりによりによりにより発生する。

21はディスクから再生されたデータ信号である。

22. 23, 24は他の3つのチャネル即ち他の3つのトラックからの再生信号から検出された全ピットー致のプロック同期信号をトリガとして作られた a ピット、例えば8 ピットの幅を持つパルスである。25は全ピット一致のプロック同期信号をトリガとして作られた8 ピットの幅をもつパルスで、他の3つのチャネルの同期検出部へ出力される。

前置同期信号検出回路16における221 、231 、241 、251 は前述のブロック同期信号検出回路13の22、23、24、25に対応するもので、22、23、24、25に対する前述の説明文中の「ブロック同期信号」を「前置同期信号」と置き替えることにより、説明することが出来る。

前置同期信号検出回路16から検出された前置同期信号は、遅延回路17を通り、〇R回路18により、プロック同期信号検出回路13から検出されたプロック同期信号と論理和をとる。遅延回路17の遅延時間は、前置同期信号とブロック同期信号の時間差である。こうすることにより、前置同期信号または第1プロック同期信号のいずれかが欠落して

も第1プロック同期信号は正しく再生されることになる。また、第2プロック、第3プロック、…の同期信号が欠落した場合には、前述のフライホイール信号発生回路により補間される。

本実施例では、4ビームの半導体レーザアレイを使用しているため、光ビームのスポットの間隔がかなり正確に保たれているので、同期信号を検出するために複雑な制御回路を必要としない。本発明に第1プロック同期信号、及び第2プロック。…のブロック同期信号を正しく備えた信号を再生し、数パイト程度の小容量のド1FO(ファーストイン・ファーストアウト)メモリを通すことにより、精密に同期された信号を得ることができる。

プロック同期信号検出回路13、前置同期信号検出回路16及び図示しないフライホイール信号発生回路は、ディスク1からの再生信号に含まれているクロック信号19により動作させるが、FIFOメモリからあとの回路構成部分は、FIFOメモリの作用により各ビットがより精密に同期化され

ているので、外部からの精密な基準クロッなによっているので、外部からの精密な基準クロッなによっている。

第6図に前置同期信号及びプロック同期信号のフォーマットを示す。

第7図にプロック同期信号検出回路13のブロック図を示す。光ディスク1から再生された入力データは、24ビットのシフトレジスタ27を経て、それぞれの入力ピンに基準同期信号のピットパターンが加えられている24個のEx、NOR(エクスクルーシブ・ノア)ゲート28-1~28-24に加えられ、基準のプロック同期信号と一致したピットの数がピット数カウンク29によって計算される。

第8図は、以上で説明したプロック同期信号の ビットパターンの一致程度検出の説明図である。 (a)はセクタ記録フォーマットを分かりあくするため、同期信号部とデータ部を分離して描いている。 (b)は同期信号がそれぞれ3ビット、2ビット、1 ビット遅れた場合、及び同期信号が遅れていない 場合のシフトレジスタ27の出力である。(c)は同期 信号部がそれぞれ3ビット、2ビット、1ビット

おり、第7回に示すように、それぞれのアンド回路31-1~31-6に入力する。各アンド回路31-1~31-6の出力は、全ビットが基準プロック同期信号と一致したそれぞれ2個の光ビームから再生されたもので、OR回路32を経てパルス成形回路33に入り、パルス幅りビット、本実施例では10ビットのウィンドウ信号となってアンド回路34に入る。22ビット以上合致のブロック同期信号と一22は、遅延回路35により c ビット、本実施例では5 ビット遅延されてアンド回路34に入る。アンド回路34の出力信号36をブロック同期信号とみなす。

第9図は第7図の各部の動作に関連する前述のパルスのタイミングチャートである。同はディスクからの再生クロック信号、向は全ビット一致の問期信号 S - 24、向はパルス成形回路30の出力である B ピット幅ゲート信号、向、(f) は第9図のP1、P2、P2にそれぞれ相当する B ピット幅のゲート信号であるが、この実施例では、(e)のプロック同期信号のピットの一部が基準プロック同期信号と一致していないため、無信号となって

遅れた場合及び同期信号部が遅れていない場合の ピット数カウンク29の人力を示しており、△印は データにより変動することを表わす。

ビット数カウンタ29でカウントして、24ビット全部が基準プロック同期信号と合致した入力プロック同期信号をS-24とし、22ビット以上のビットが基準プロック同期信号と合致した入力ブロック同期信号をS-22とする。

4 ビーム中 2 ビーム以上に S - 24が検出され、 その前後 5 ビット以内に S - - 22が存在すれば、その S - 22も以下で説明する回路構成によりプロック同期信号とみなす。

24ビット全部合致のプロック同期信号S-24は、パルス成形回路30でパルス幅 a ビット、本実施例では8ビットのパルスP。になり、アンド回路31-1、31-2、31-3に入るとともに、P。は他の3つのチャネルの第8図と同様の判定国路に送られる。P. . P. . は他の3チャネル信号から検出された全ビット一致プロック同期信号によって作られたパルスで、8ビットの幅をもって

いる。このチャネルを第3チャネルと仮定する。

図はOR回路32の出力、(h)はバルス成形回路33の出力で10ビット幅のウインドウ信号、(t)は24ビント中22ビット以上一致のブロック同期信号Sー22で、24ビット全部が一致している場合もあり得る。この実施例の場合は、24ビット全部は一致していないチャネルの場合、即ち(e)に示す第3チャネルに対応するものとする。(j)は、前項(j)のSー22を5ピット遅延回路35により遅延させた出力で、(k)はプロック同期信号とみなす信号36である。

このようにしてプロック同期信号36の検出は、 他チャネルのプロック同期信号を利用してゲート をかけ、擬似プロック同期信号を誤って検出した り、または検出ミスが起こるのを極力防止している。

以上は、光ヘッドからの4個の光ビームのうち 少なくとも2個の光ビームについて全ビット一致 同期信号が検出されたとき、10ビットのウインド ウ信号を作る例についても述べたが、光ヘッドか らの4個の光ビームのうち3個の光ビームについ て全ピットー致同期信号が検出されたとき、該全\*ビットー致同期信号を起点とするウインドウパルスを作る構成とすることもできる。この場合、第7図に示す31-1~31-6の6個の2入力アンド回路は、4個の3入力アンド回路に変更する。

前置同期信号についてもブロック同期信号と全 く同様の方法により、擬似信号の検出や検出ミス を防いでいる。

各セクタの最初のプロック同期信号は、前述のとおり極めて注意深く検出されたプロック同期信号と前還同期信号を併用して検出されており、凝似信号の検出や検出ミスを防いでいる。

以上の実施例においては、マルチピーム・レーザアレイを光へっドに用いたマルチピーム光ディスク装置について説明したが、前置同期信号とブロック同期信号の併用によりセクタ最初のプロック同期信号を確実に検知する方法は、マルチピーム・レーザアレイを用いないマルチピーム光ディスク装置や、単一ピームによる光ディスク装置に対しても適用することができる。

に用いるディスク上の記録フォーマットパターンを示す平面略図、第3図は従来のセクタ記録フォーマットを示す略図、第4図は本発明の実施例のセクタ記録フォーマットを示す略図、第5図は本発明による同期信号検出を説明するためのブロック図、第6図は本発明の構成例を示すブロック図、第8図は本発明回路の動作説明のためのピットパターン図、第9図は本発明による同期信号検出回路の動作説明用波形図である。

1…光磁気ディスク、 2…光ヘッド、

3 … スライダ、 4 … アクチュエータ、

5…電磁石、 6…スピンドルモータ、

7 … セクタ、 13 … ブロック同期信号検出回路、16 … 前置同期信号検出回路、 17, 35 … 遅延回路、 18, 32 … O R 回路、 19 … 再生クロック信号、 21 … データ信号、 22, 23, 24, 221, 231, 241 … a ピット幅パルス、 25, 251 … 全ピット一致のプロック同期信号 (又は前置同期信号) から作られるパルス、 27 … シフトレジス

#### (5) 発明の効果

以上詳細に説明したように、本発明では半導体 レーザフレイを光ヘッドに使用するマルチピーム 光ディスク装置において、プロック同期信号を誤 って検出したり、または検出に失敗してブロック 同期信号が欠落するのを極力防止している。

また各セクタの最初のブロック同期信号はその 直前に設けた前置同期信号とブロック同期信号を 併用して検出されるので、各セクタの最初のブロ ック同期信号が欠落したり、または誤って検出さ れるのを防止することができ、安定な信号再生に 極めて有効である。

前記の前置同期信号とブロック同期信号の併用 によりセクタの最初のブロック同期信号を確実に 検知する方法は単一ピームによる光ディスク装置 に対しても有用である。


#### 4. 図面の簡単な説明

第1図は本発明を適用する光磁気ディスク駆動 装置の基本的構成を示す正面図、第2図は本発明


タ、28-1~28-24…エクスクルーシブ・ノアゲート、29…ピット数カウンタ、30.33…パルス成形回路、31-1~31-6,34…アンド回路、36…出力信号。


特許出願人 株式会社 ア サ カ代 理 人 弁理士 大 塚 学外1名





第 2 図





第 6 図

プロック周期信号 00100000 00010100 01.010010

前置同期信号 01001010 00101000 00000100

## 第 3 🛭


| セク       | 9周期信号    | ポストアンブル<br>/ プリア | 7   | プロック同期信号 ポストアンブル             |
|----------|----------|------------------|---|------------------------------|
| ענדכקויר | セクタ アドレス | キャッファ            | (データ) + (データ) +<br>(エラ-宮(正コ-ド) (エラ-宮(正コード) /( | (データ) +<br>(エラ・記)正コード) キャッフ* |
| フリフォーマット |          | キャップ             | ユーザ 記 鉄々                                      | 直域 一                         |

14 / FZ

| ţ<br>/                | 79同期信号   | ポストアンブル<br>/ フェリアンブル<br>し |         | 前 富同期信号<br>/ フ"ロック同期<br>信号 | プロック同期信号              | プロック同期 / 信号                    | ボストアンブル |  |
|-----------------------|----------|---------------------------|---------|----------------------------|-----------------------|--------------------------------|---------|--|
| ענבבווים              | セクタ アドレス | ₹+"")°                    |         | (データ) +<br>(エラ~虹正コ-ド)      | (データ) +<br>(エラ-訂正コード) | /<br>/ (データ) +<br>/(エラ-宝1正コード) | キャッフ    |  |
| 432E 191              | 576ビット   | 408ピット                    |         | 528ピット                     | 528E*yF               | " 528ビット                       | 528ピット  |  |
| 725"7                 | 245"75   | 120E**                    | /       | 24 E*#                     | 241-41                | 241-4                          | 2457    |  |
| ן<br>1 <i>יי</i> ם"ל2 |          | 17'047                    | 1       | 24ピット                      | 104 שטיים ייל         | 1 איים" <i>ד</i> 1             |         |  |
| フッリフォーマット             |          | ギャッフ・                     | ユ-ザ記録循環 |                            |                       |                                |         |  |


## 第 7 図

## プロック同期信号校出回路13



## 第 8 図

## (a)セクタ 記録フォーマット




## (り) シフトレジスタ27の出力

| 同期かるビット遅れ | 101001000     |
|-----------|---------------|
| 同期が2ピット遅れ | 01001000      |
| 同期かりピット遅れ | 1 0 0 1 0 0 0 |
| 同期正常      | 001000        |

## (C)ピット数カウンタ29の入力(ムはデータにより変動)

| 同期 が3 ピット遅れ | ô | î | 1 | 1 | 1 | 0 | •         |  |
|-------------|---|---|---|---|---|---|-----------|--|
| 周報 か2 ピット遅れ | 1 | ô | 0 | 1 | 0 | 1 | - <b></b> |  |
| 同期が1ビット遅れ   | ô | 1 | 0 | 0 | 1 | 1 |           |  |
| 同期正常        | 1 | 1 | 1 | 1 | 1 | 1 |           |  |

## 第9図



Patent Attorneys
YOUNGPIL LEE\* Y.T. MOCK \* Trademarks & Litigation HOWARD JEAN \* 1) 2) HENGSUB JIN \* 1) JOONHYO KIM \* 1) DAESIK KIM

<u>representative</u>

TAEHO LEE \*
JORDAN YONGSIK KIM SUNYOUNG MOCK \*
SEUNGYONG LEE \* **EUNKYUNG AHN** HEEWON SEO 1 YOONKYUNG CHO \* JAEHEUNG YOO JESSICA SUH

Biotechnology & Pharmaceutics KOOKJIN OH\* MOONSUB LEE \* BYUNGJAE KIM \*

Korean Patent Bar

Korean Bar
 U.S. State Bar

EUNHUI JUU YONGWOON KIM \*

Chemistry & Material EUIBAK KIM\* JONGCHEOL HYUN \* YIJOO PARK \* GILJE WOO \* HYUNJU KIM \*
HYESOOK PARK \* HANA JOOHYUN KIM 2)

GILJA KWON JUNGSUN KIM BOHEE CHAI BUMTAK HAN

Mechanics JEONGKEUN LEE\* HEUIYOUNG YANG\* UNSUK KOO\* **HYUNTAE CHA\*** TAEHYUNG KIM

JIYOUNG SEO

TAEHWAN WI

SOOYOUNG HA

JOONHEE JOO \* DONGWOO HONG \*

1571-18 SEOCHO-DONG, SEOCHO-GU SEOUL, REPUBLIC OF KOREA 137-874 TEL: (82) (2) 588-8585

FAX: (82) (2) 588-8586 588-8547/8

1.1. LEE, MOCK & TAKINERS

(Y.P. Lee & Associates + D.S. Mock Patent Office)

**CHEONGHWA BUILDING** 

E-mail: iplaw@leemock.com iplaw@ypleepat.com Website: http://www.leemock.com http://www.ypleepat.com

Mechanics (Cont.)
YONGJOON KIM YOUNGKYU KWON \* **KYUSEUNG CHOI\*** YONGJOON JEON \*
JAEGAB LEE \* SUNGHOON CHUN \*
KWANHO MIN \* **HUNCHUL PARK** HYOUNGSUK KO JIEON RYU **CHANGGIL JOO** SANGTAE PARK GONGSOOK SOHN SEONGYONG LEE CORNEL IURASCU

Electronics
HAEYOUNG LEE\* HOKEUN LEE \* KYEONGKEUN SONG \* JAEHO SHIN \* SANGPIL LEE JAESEOK YOON \* SEWON KIM 5 JAESEUNG YOON

VIA COURIER

Your Ref.: 1293.1231

Our Ref.: SS-15882-US

JUNGSIK KIM \* KYUNGYUL YU \*
YOUNGCHUL KIM \*
JINSUK PARK \* YOUNGJAE KIM GEOYEON HWANG YOUNGMI CHUNG SOONIK KWON \* CHANHONG JANG SANGHEE KIM KUYHYUN KIM WANHO KIM JOONGKEUN MOON TAEDONG KIM SEOKJIN HWANG DONGSUNG PARK OHJOON KWON DAEWOONG KIM HYUNJUNG KIM WANGPIL KIM **BUMSIK PARK** INSUK LEE JAEHOON SHIN

**SEAN BAXENDELL** 

**BOKYUNG PARK <sup>4</sup>** 

BYUNGKEE SUNG '

4 February 2004

Staas & Halsey, LPP 1201 New York Ave., NW

Suite 700 Washington, D.C. 20005 U.S.A.

Re:

U.S. Patent Application No. 09/941,943

In the name of Samsung Electronics Co., Ltd.

Dear Sirs:

Enclosed herewith is a copy of an Official Action issued by the Japanese Patent Office on 6 January 2004 during examination of the corresponding Japanese application.

Thus, please submit an Information Disclosure Statement based on the enclosures in due course.

As always, we appreciate your cooperation in this case.

Sincerely yours,

Y.P. LEE, MOCK & PARTNERS

Youngpil Lee

YPL/ekc **Enclosures** 

#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-185684

(43)Date of publication of application: 13.08.1991

(51)Int.CI.

G11B 20/14 G11B 7/14 611B 11/10 G11B 20/12

(21)Application number: 01-324408

(71)Applicant:

ASAKA CO LTD

(22)Date of filing:

14.12.1989

(72)Inventor:


**NAGAI SATOSHI** 

## (54) SYNCHRONIZING SIGNAL DETECTION CIRCUIT FOR MULTIBEAM OPTICAL DISK DEVICE

(57)Abstract:

PURPOSE: To prevent the lack of a synchronizing signal in a reproduction signal by the failure to detect this by delaying the synchronizing signal when at least a specific bits of the reproduced synchronizing signal from plural light means are coincident with a reference synchronous signal, taking the AND of this output and a window pulse and making it to be the normal synchronizing signal.

CONSTITUTION: An input data is applied to an exclusive NOR gate (28-1)-(28-24), and the number of bits which is coincident with the reference block synchronizing signal is calculated by a counter 29. A pulse formation circuit 33 forms a window pulse with a (b) bit of an arbitrary width which starts from the signal when the counter 29 detects an all-bit coincident synchronizing signal which all bits are coincident with the reference synchronizing signal. And, for each of the reproduced synchronizing signal, synchronous signal is generated when it is detected that at least (q) bits (0<q<p) is coincident with the reference synchronizing signal, and the generated synchronous signal is delayed (c) bits (c=b/2). The AND of this output and the window pulse is obtained, and this output is made to be the normal synchronizing signal for each light beam. Thus the lacking by the failure to detect the block synchronizing signal can be prevented.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office